

## 1 简介

i.MX RT1170 是一款突破性的跨界处理器，它把最高运行频率提高到了 1 GHz，而且还在结合了高性能运算和多媒体功能的同时，增强了可用性及实时功能。双核 i.MX RT1170 分别以 1 GHz，400 MHz 的频率在 Arm® Cortex®-M7 和 Arm Cortex-M4 上运行，同时还兼具良好的安全性。这款处理器可以在不同的温度下使用，以及在不同的领域，尤其在工业及汽车行业

RT1170 系列可以分为两个部分：单核和双核。关于双核及其设置，请参考《RT1170 时钟和低功耗特性》(文档 AN13104)。本文档会介绍如何在 STBY 模式下使用单核 RT1170 以及如何模拟 RT1170 的单核运行状态。双核和单核的操作差别非常大，所以在运行的时候要注意。


本文档内所使用的硬件是 RT1170 EVK RevC1 (本文档中简称为 EVK)，软件是基于 IAR IDE 的 SDK 2.9.0。SDK 为单核和双核提供了不同的 demo，同时也支持 flash 和 RAM。

## 2 概述

如图 1 所示，进入 STBY 的基本原则是使两个 CPU 进入低功耗模式并且发送 STBY 需求。CPU 低功耗状态有 WAIT，STOP 以及 SUSPEND 模式。除此之外，这里要求的低功耗模式 CPU 可以为除了 RUN 之外的任意模式且两个 CPU 可以处于不同的状态，比如：

- CM7 WAIT, CM4 STOP
- CM7 STOP, CM4 STOP
- CM7 SUSPNED, CM4 WAIT
- CM7 SUSPEND, CM4 SUSPEND


第二条原则是两个 CPU 已经发送了 STBY 请求。如果任何一个 CPU 没有发送，那么系统就不能进入 STBY 模式。



对于单核的芯片，CM4 不能发送这个请求。所以需要 CM7 发送一些命令来强制系统进入 STBY 模式。接着 CM7 发送进入低功耗模式然后发送一个 stby\_request 信号。低功耗模式可以是 WAIT，STOP 或者 SUSPEND。示意图如下：

### 目录

1	简介.....	1
2	概述.....	1
3	如何在单核情况下进入 STBY 模式？.....	2
4	如何模拟 RT1170 EVK 的单核状态？.....	2
5	单核芯片与在 RT1176 上模拟单核的不同.....	3
6	如何在 SDK 里创建一个单核项目....	3
6.1	用 IAR 运行 demo.....	3
6.2	用 Keil® MDK/μVision 运行程序...8	
6.3	在 Arm® GCC 上运行 demo.....	12



### 3 如何在单核情况下进入 STBY 模式?

进入 STBY 需要双核都发送 `stby_request`，但是单核芯片（比如 RT1172，RT1176）没有 CM4 所以无法发送。CM4 不能做到。因此，需要用个名为 `Force_STBY` 的函数，该函数可以强制 CM4 请求 STBY，然后当 M7 进入低功耗模式和发送 `stby_request` 的时候，整个芯片就进入了 STBY 模式。

```
GPC_STBY_CTRL->STBY_MISC |= GPC_STBY_CTRL_STBY_MISC_FORCE_CPU1_STBY_MASK;
```

### 4 如何模拟 RT1170 EVK 的单核状态?

通常 RT1170EVK 都是双核芯片。用户可以通过一些设置来模拟单核状态。需要注意的是这只是一个初期的评估。基本的方法是 CM4 进入 Suspend 模式然后发送 STBY 请求。

1. 系统启动后，CM7 会配置如下的寄存器：
  - a. Write PGMC CM4 CPC register as CPU mode with power-off at SUSPEND.
  - b. Write GPC1 IRQ mask registers as 0xFFFFFFFF so that no interrupt can wake it up.
  - c. Write GPC1 NON IRQ mask register as 0x3 to avoid a pending interrupt from debugger stop entering low power mode.
  - d. Write GPC1 control register to request SUSPEND mode and SBTY mode.
2. CM7 通过 SRC\_SCR 寄存器释放出 CM4，现在是双核模式。
3. CM4 运行一个指令：断言 WFI 去触发 GPC1 低功耗时序来让自己进入 SUSPEND 模式以及发送 STBY 请求。
4. 当 CM4 进入 SUSPEND 模式时，CM7 会写入一些寄存器来通过软件锁住 CM4：
  - a. Write GPC1 AUTHEN register to lock CM1 register access.
  - b. Write CM4 CCGR slice in CCM to gate off CM4 clock.
  - c. Write CM4 CCGR AUTHEN register 'white\_list' and 'lock' fields meaning no CPU can access CM4 CCGR register again. Thus CM7 software can't turn on CM4 clock again.
  - d. Write PGMC CM4 CPC AUTHEN register to lock any access so that software can't turn on CM4 power again.

本文档会提供详细的代码来提供参考。基本的方法是让 CM4 进入 Suspend 模式然后发送 STBY 请求，在此之上，屏蔽所有在 GPC CM1 中的唤醒源然后并且锁住这些寄存器的权限：任何 CPU 都不能进入和修改。最后，CM4 进入了 Suspend 模式，没有唤醒源可以唤醒它，也没有 CPU 可以修改这些设定。

下面的 API 可以完成上述的配置。

```
void Powerdown_CM4(void);
```

关于详细信息，请参考 [AN13116SW](#)。

## 5 单核芯片与在 RT1176 上模拟单核的不同

单核芯片与模拟单核状态是有一些差别的。首先，单核芯片不能用 RDC 去分配一个外设到一个域。但是模拟单核状态下就可以使用 RDC。对于单核芯片，所有的外设都被分配给 M7 域，这表示在握手过程中，只有一个暂停请求 ( stop\_req ) 来自于 M7，所以只需要检查来自 M7 的 stop\_ack。如果想了解关于握手的信息，请参考《RT1170 时钟和低功耗特性》( 文档 AN13104 ) 的 4.5 节。

	单核芯片	在 RT1176 上模拟单核
STBY Method	Force_STBY	CM4 进入 Suspend STBY
RDC	不支持	支持
Handshake	只有 CM7 需要发送 stop_req 以及检查 stop_ack	参考《RT1170 时钟和低功耗特性》( 文档 AN13104 ) 的 4.5 节。

## 6 如何在 SDK 里创建一个单核项目。

MIMXRT1170 EVK 支持单核程序的运行。本章节将会展示如何用不同的 IDEs ( IAR , Keil 和 Armgcc ) 来设置和运行单核的 demo。

### 6.1 用 IAR 运行 demo

下面将展示如何运行 SDK 中的 power\_mode\_switch demo :

1. 目标 demo 的地址为 <install\_dir>\boards\levkmimxrt1170\demo\_apps\power\_mode\_switch\bm\core0\iar\power\_mode\_switch\_bm\_core0.eww
2. 将项目导入 IAR IDE。






图 3. 在 IAR 中打开 demo

3. 默认的建立目标应该是 debug，如下图所示：



4. 在任务栏的 **Project** 选择 **Edit Configurations** :



5. 添加一个新的目标并命名为 **single\_core** , 然后点击 **OK** :




图 6. 添加一个新的目标

6. 进入项目的 **Options** 然后做以下设置：




图 7. Options

- a. 添加宏 **SINGLE\_CORE\_M7** 到 **Preprocessor of C/C++ Compiler**。




图 8. 添加宏 preprocessor

- b. 删除所有在 **Linker -> Input** 里的信息，结果应该如下图所示：




图 9. 清除 input

- c. 在 **Debugger** 部分，选择 **Multicore** 里的 **Disabled**：




图 10. Disabled multicore

- d. 设置完成之后，调试及运行程序，在串口将会显示以下内容：




图 11. 程序输出

## 6.2 用 Keil® MDK/μVision 运行程序

1. 用 keil 打开 **power\_mode\_switch** 程序。程序的地址在  
`<install_dir>\boards\levkmimxrt1170\demo_apps\power_mode_switch\bm\core0\mdk\power_mode_switch_bm_core0.uv  
 mpw`




图 12. 打开 demo

2. 把目标改为 **flexsip\_nor\_debug** :






图 13. 修改目标

3. 打开目标的 Options :





图 14. Open options

4. 在 C/C++ 里, 添加 SINGLE\_CORE\_M7 到 Define :



5. 打开 fsl\_incbin.S 的 Options :




图 16. 打开 Options

6. 去掉选项 **Include in Target Build** :




图 17. 去掉 include in Target Build

7. Debug 然后运行程序。




图 18. 程序输出


### 6.3 在 Arm® GCC 上运行 demo

本节展示了如何用 GCC IDE 运行 demo。

**注意**


在此之前，请确保 CMake 和 Segger J-Link 已经安装。

1. 在项目的文件夹里打开 cmakelist.txt :




2. 有三部分的程序需要被删除或者注释掉：

a. 包含 core1 的代码。



b. Incbin 的路径。



c. include incbin.

```

87  include(driver_soc_src_MIMXRT1176_cm7)
88
89  include(driver_pmu_1_MIMXRT1176_cm7)
90
91  #include(utility_incbin_MIMXRT1176_cm7)
92
93  include(driver_clock_MIMXRT1176_cm7)
94
95  include(driver_common_MIMXRT1176_cm7)
96
97  include(device_MIMXRT1176_CMSIS_MIMXRT1176_cm7)
    
```

图 22. 删除或注释 91 行

3. 打开 flags.cmake 文件 :

Name	Date modified	Type	Size
output.map	2021/1/21 14:17	MAP File	259 KB
build_log.txt	2021/1/21 14:17	Text Document	0 KB
<b>flags.cmake</b>	2021/1/21 14:11	CMAKE File	8 KB
CMakeLists.txt	2021/1/21 14:05	Text Document	5 KB
build_all.bat	2021/1/10 9:44	Windows Batch File	2 KB
build_debug.bat	2021/1/10 9:44	Windows Batch File	1 KB
build_flexspi_nor_debug.bat	2021/1/10 9:44	Windows Batch File	1 KB
build_flexspi_nor_release.bat	2021/1/10 9:44	Windows Batch File	1 KB
build_release.bat	2021/1/10 9:44	Windows Batch File	1 KB
clean.bat	2021/1/10 9:44	Windows Batch File	1 KB
config.cmake	2021/1/10 9:44	CMAKE File	1 KB
MIMXRT1176xxxxx_cm7_flexspi_nor_ramfunc.ld	2021/1/10 9:44	LD File	9 KB
MIMXRT1176xxxxx_cm7_ram.ld	2021/1/10 9:44	LD File	7 KB
build_all.sh	2021/1/10 9:44	SH File	2 KB
build_debug.sh	2021/1/10 9:44	SH File	1 KB
build_flexspi_nor_debug.sh	2021/1/10 9:44	SH File	1 KB
build_flexspi_nor_release.sh	2021/1/10 9:44	SH File	1 KB
build_release.sh	2021/1/10 9:44	SH File	1 KB
clean.sh	2021/1/10 9:44	SH File	1 KB


图 23. 打开 flags.cmake

4. 添加宏 SINGLE\_CORE\_M7 到目标 :



图 24. 添加宏到目标

5. 修改并保存之后, 双击 **build\_debug.bat** 来建立目标。
6. 如果成功的话, 有两个新的文件夹 ( CmakeFiles, debug ) 被建立。



7. 打开 J-Link GDB server 然后连接设备。





图 26. Segger J-link GDB server 连接成功

- 打开 GCC ARM Embedded tool chain command window。打开的方式是从 **Start menu** 里，找到 **GNU Tools ARM Embedded <version>** 然后选择 **GCC Command Prompt**。




图 27. 打开 gcc command prompt

- 运行 `arm-none-eabi-gdb.exe <application_name>.elf`。elf 文件会在 debug 文件夹里。比如这个例子就是 `arm-none-eabi-gdb.exe power_mode_switch_bm_core0.elf`。




图 28. 运行 arm-none-eabi-gdb

10. 运行以下命令：

- a. Target remote localhost:2331
- b. Monitor reset
- c. Monitor halt
- d. Load




图 29. 运行 debug 命令

11. 运行命令 **monitor go** 来开始程序，结果将会显示在串口上。




图 30. 程序输出

## How To Reach Us

### Home Page:

[nxp.com](http://nxp.com)

### Web Support:

[nxp.com/support](http://nxp.com/support)

Information in this document is provided solely to enable system and software implementers to use NXP products. There are no express or implied copyright licenses granted hereunder to design or fabricate any integrated circuits based on the information in this document. NXP reserves the right to make changes without further notice to any products herein.

NXP makes no warranty, representation, or guarantee regarding the suitability of its products for any particular purpose, nor does NXP assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any and all liability, including without limitation consequential or incidental damages. "Typical" parameters that may be provided in NXP data sheets and/or specifications can and do vary in different applications, and actual performance may vary over time. All operating parameters, including "typicals," must be validated for each customer application by customer's technical experts. NXP does not convey any license under its patent rights nor the rights of others. NXP sells products pursuant to standard terms and conditions of sale, which can be found at the following address: [nxp.com/SalesTermsandConditions](http://nxp.com/SalesTermsandConditions).

**Right to make changes** - NXP Semiconductors reserves the right to make changes to information published in this document, including without limitation specifications and product descriptions, at any time and without notice. This document supersedes and replaces all information supplied prior to the publication hereof.

**Security** — Customer understands that all NXP products may be subject to unidentified or documented vulnerabilities. Customer is responsible for the design and operation of its applications and products throughout their lifecycles to reduce the effect of these vulnerabilities on customer's applications and products. Customer's responsibility also extends to other open and/or proprietary technologies supported by NXP products for use in customer's applications. NXP accepts no liability for any vulnerability. Customer should regularly check security updates from NXP and follow up appropriately. Customer shall select products with security features that best meet rules, regulations, and standards of the intended application and make the ultimate design decisions regarding its products and is solely responsible for compliance with all legal, regulatory, and security related requirements concerning its products, regardless of any information or support that may be provided by NXP. NXP has a Product Security Incident Response Team (PSIRT) (reachable at [PSIRT@nxp.com](mailto:PSIRT@nxp.com)) that manages the investigation, reporting, and solution release to security vulnerabilities of NXP products.

NXP, the NXP logo, NXP SECURE CONNECTIONS FOR A SMARTER WORLD, COOLFLUX, EMBRACE, GREENCHIP, HITAG, ICODE, JCOP, LIFE, VIBES, MIFARE, MIFARE CLASSIC, MIFARE DESFire, MIFARE PLUS, MIFARE FLEX, MANTIS, MIFARE ULTRALIGHT, MIFARE4MOBILE, MIGLO, NTAG, ROADLINK, SMARTLX, SMARTMX, STARPLUG, TOPFET, TRENCHMOS, UCODE, Freescale, the Freescale logo, AltiVec, CodeWarrior, ColdFire, ColdFire+, the Energy Efficient Solutions logo, Kinetis, Layerscape, MagniV, mobileGT, PEG, PowerQUICC, Processor Expert, QorIQ, QorIQ Qonverge, SafeAssure, the SafeAssure logo, StarCore, Symphony, VortiQa, Vybrid, Airfast, BeeKit, BeeStack, CoreNet, Flexis, MXC, Platform in a Package, QUICC Engine, Tower, TurboLink, EdgeScale, EdgeLock, eIQ, and Immersive3D are trademarks of NXP B.V. All other product or service names are the property of their respective owners. AMBA, Arm, Arm7, Arm7TDMI, Arm9, Arm11, Artisan, big.LITTLE, Cordio, CoreLink, CoreSight, Cortex, DesignStart, DynamIQ, Jazelle, Keil, Mali, Mbed, Mbed Enabled, NEON, POP, RealView, SecurCore, Socrates, Thumb, TrustZone, ULINK, ULINK2, ULINK-ME, ULINK-PLUS, ULINKpro,  $\mu$ Vision, Versatile are trademarks or registered trademarks of Arm Limited (or its subsidiaries) in the US and/or elsewhere. The related technology may be protected by any or all of patents, copyrights, designs and trade secrets. All rights reserved. Oracle and Java are registered trademarks of Oracle and/or its affiliates. The Power Architecture and Power.org word marks and the Power and Power.org logos and related marks are trademarks and service marks licensed by Power.org.

© NXP B.V. 2021.

All rights reserved.

For more information, please visit: <http://www.nxp.com>

For sales office addresses, please send an email to: [salesaddresses@nxp.com](mailto:salesaddresses@nxp.com)

Date of release: February 2, 2021

Document identifier: AN13116

